特許

J-GLOBAL ID：200903031770326050

ランダム・アクセス・メモリに対するマルチビット・ブロック書込み

発明者： マックローリー、ロレン・エル
出願人/特許権者： マイクロン・テクノロジー・インコーポレーテッド
代理人 (1件)： 大橋 邦彦
公報種別：公表公報
出願番号（国際出願番号）：特願平8-534297
公開番号（公開出願番号）：特表平10-513596
出願日： 1996年05月10日
公開日（公表日）： 1998年12月22日
要約：

【要約】多重ビット書込みレジスタを有する集積回路メモリが開示されている。多重ビット書込みレジスタの各平面は複数のビット又は列を有する。この多重ビット書込みレジスタは、集積回路メモリの選択されたメモリ・セルのブロック中の各メモリ・セルを異なる論理状態でブロック書込み可能にする。書込みレジスタは、多重ポート・メモリ・デバイス又は単一ポート・デバイス内のカラー・レジスタでよい。書込みレジスタにロードする方法もいくつか開示されている。これらの方法には、書込みレジスタに対して一時に1列或いは一時に1平面ずつロードするものが含まれる。この列又は平面は、所定のパターンでロードすることも選択的にロードすることもできる。

請求項（抜粋）：

複数のメモリ・セルを有する集積回路メモリであって、 前記集積回路メモリの1つのメモリ・セル平面内における複数のメモリ・セルから成るアドレス可能ブロックであり、複数のメモリ・セルを含むメモリ・セルのアドレス可能ブロックと、 前記集積回路メモリの前記1つの平面に対応する複数のレジスタ・ビットを有し、各レジスタ・ビットが前記メモリ・セルのアドレス可能ブロックの前記複数のメモリ・セルのうちの1つに書込み可能である、書込みレジスタとを備える集積回路メモリ。

引用特許：

審査官引用 (3件)

• 特開昭63-063199
  
• 特開昭63-063199
  
• 特開昭63-063199