特許
J-GLOBAL ID:200903031778750471
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (4件):
中島 淳
, 加藤 和詳
, 西元 勝一
, 福田 浩志
公報種別:公開公報
出願番号(国際出願番号):特願2008-049653
公開番号(公開出願番号):特開2009-206413
出願日: 2008年02月29日
公開日(公表日): 2009年09月10日
要約:
【課題】ゲート電極層又はゲート電極を活性化するために熱処理をしても閾値の負側へのシフトを抑制した半導体装置の製造方法を提供する。【解決手段】炭化珪素基板10上に酸化膜18を形成する工程と、酸化膜18上にゲート電極層20を形成した後にパターニングしてゲート電極22を形成する工程と、を有する半導体装置の製造方法であって、ゲート電極層20又はゲート電極22を酸化性雰囲気で熱処理することを特徴とする。【選択図】図1
請求項(抜粋):
炭化珪素基板上に酸化膜を形成する工程と、当該酸化膜上にゲート電極層を形成した後にパターニングしてゲート電極を形成する工程と、を有する半導体装置の製造方法であって、
前記ゲート電極層又は前記ゲート電極を酸化性雰囲気で熱処理することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/336
, H01L 29/78
, H01L 21/28
, H01L 29/12
FI (4件):
H01L29/78 658Z
, H01L21/28 B
, H01L29/78 652T
, H01L29/78 658F
Fターム (14件):
4M104AA03
, 4M104BB01
, 4M104BB20
, 4M104BB21
, 4M104BB25
, 4M104BB28
, 4M104BB40
, 4M104CC05
, 4M104DD55
, 4M104DD79
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH20
引用特許:
出願人引用 (1件)
審査官引用 (6件)
全件表示
前のページに戻る