特許

J-GLOBAL ID：200903031788979566

マイクロコンピュータおよびメモリアクセス制御方法

発明者： 作川 守 ,  近藤 弘郁
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-203388
公開番号（公開出願番号）：特開2001-034530
出願日： 1999年07月16日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 電源および発振器の制御を行うことなく、内部メモリのアクセス制御を利用して低消費電力化を実現可能なマイクロコンピュータを得ること。【解決手段】 CPU1、内蔵メモリ4、およびメモリコントローラ2を含み、CPU1からのメモリアクセス要求に応じて、メモリコントローラ2が内蔵メモリ4へのアクセス制御を行うマイクロコンピュータにおいて、メモリアクセスに関するウェイト期間を記憶するウェイトカウントレジスタ3を備え、メモリコントローラ2は、メモリアクセス要求を受け取った段階で前記ウェイト期間を読み出し、そのウェイト期間経過後に、内蔵メモリ4へのアクセス制御を行う。

請求項（抜粋）：

CPU、メモリ、およびメモリコントローラを含み、該CPUからのメモリアクセス要求に応じて、メモリコントローラがメモリへのアクセス制御を行うマイクロコンピュータにおいて、メモリアクセスに関するウェイト期間を記憶する記憶手段を備え、前記メモリコントローラは、前記メモリアクセス要求を受け取った段階で前記ウェイト期間を読み出し、そのウェイト期間経過後に、メモリへのアクセス制御を行うことを特徴とするマイクロコンピュータ。

IPC (4件)：

G06F 12/00 564 ,  G06F 9/30 330 ,  G06F 15/78 510 ,  G06F 15/78

FI (4件)：

G06F 12/00 564 A ,  G06F 9/30 330 C ,  G06F 15/78 510 P ,  G06F 15/78 510 A

Fターム (9件)：

5B033AA05 ,  5B033BC02 ,  5B033DB01 ,  5B060CC01 ,  5B060CC02 ,  5B062AA05 ,  5B062CC01 ,  5B062HH02 ,  5B062HH06