特許
J-GLOBAL ID：200903031798859038
リセツト回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
工藤 宣幸 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-252008
公開番号（公開出願番号）：特開平5-088785
出願日： 1991年09月30日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 電源投入時及び電源瞬断時にマイクロプロセッサのリセットを確実に実行させる。【構成】 電圧検出部1は、電源電圧が、マイクロプロセッサによる正常動作が補償できない所定電圧以下になったときにリセット要求信号をパルス幅算出部3及びリセット信号発生部2に与える。パルス幅算出部3は、リセット要求信号の出力終了時点より、クロック信号をカウントすることで所定時間を計時し、計時を終了したときに計数終了信号をリセット信号発生部2に与える。計時時間は、マイクロプロセッサがリセット信号を確実に取り込める時間に選定しておく。リセット信号発生部2は、電圧検出部1のリセット要求信号の出力開始時点からパルス幅算出部3の計時終了時点までの間、リセット信号を出力する。
請求項（抜粋）：
マイクロプロセッサを使用した電子回路のリセット回路において、電源電圧が、マイクロプロセッサが正常の動作を行なうことが補償できない所定電圧以下になったときにリセット要求信号を出力する電圧検出手段と、電源電圧が上記所定電圧より大きくなってリセット要求信号の出力が終了した時点より所定時間を計時する計時手段と、上記電圧検出手段からのリセット要求信号をトリガとしてリセット信号を出力するものであって、上記計時手段の計時が終了した時点までリセット信号を出力するリセット信号発生手段とを備えたことを特徴とするリセット回路。
IPC (2件)：
G06F 1/24
, G06F 15/78 510
