特許
J-GLOBAL ID：200903031803164817
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-339631
公開番号（公開出願番号）：特開平8-185698
出願日： 1994年12月28日
公開日（公表日）： 1996年07月16日
要約：
【要約】【目的】 改良されたビット線プリチャージ方式により、消費電流増大を伴うことなく高速アクセスを可能とした半導体記憶装置を提供する。【構成】 メモリセルアレイ1、アドレスバッファ2、カラムデコーダ4、ロウデコーダ3、及びセンスアンプ6を有し、アドレスバッファ2は、入力端子が共通接続されて時分割でアドレス取り込みを行う2系統のクロック同期式のアドレスレジスタを有し、且つアドレスバッファ2の2系統のアドレスレジスタに保持された連続するタイミングのアドレスデータの異同を判定する次アドレス判定回路10と、この判定回路10の判定結果に基づいて、あるアドレスのデータ読み出しを行っている間、次にアクセスすべきアドレスのビット線のみを選択的にプリチャージするビット線プリチャージ手段として、プリチャージ用カラムデコーダ11、プリチャージ用カラムセレクタ12及びバイアス回路13を設けた。
請求項（抜粋）：
データが不揮発に記憶されるメモリセルアレイと、このメモリセルアレイのデータを選択する外部アドレスを取り込むアドレスバッファと、取り込まれたアドレスにより前記メモリセルアレイのビット線選択及びワード線選択を行うデコーダと、ビット線データを読み出すセンスアンプとを有する半導体記憶装置において、前記アドレスバッファは、入力端子が共通接続されて時分割でアドレス取り込みを行う少なくとも2系統のクロック同期式のアドレスレジスタを有し、且つ前記アドレスバッファの2系統のアドレスレジスタに保持された連続するタイミングのアドレスデータの異同を判定する判定手段と、この判定手段の判定結果に基づいて、あるアドレスのデータ読み出しを行っている間、次にアクセスすべきアドレスのビット線のみを選択的にプリチャージするビット線プリチャージ手段とを備えたことを特徴とする半導体記憶装置。
FI (2件)：
G11C 17/00 309 K
, G11C 17/00 309 J
