特許

J-GLOBAL ID：200903031831653092

レジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置

発明者： 中野 博之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 前田 均 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-070007
公開番号（公開出願番号）：特開2003-272999
出願日： 2002年03月14日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】 パターンの粗密やサイズに関係なく、高精度且つ面内均一に線幅制御が可能でありながら、シリル化プロセスの利点を生かすことができるレジストパターンの形成方法、半導体装置の製造方法およびレジストパターンの形成装置を提供すること。【解決手段】 パターン加工すべき被加工基板2の表面にレジスト膜4,6を成膜する。その後、レジスト膜6を初期パターン6aに加工する。次に、初期パターン6aに加工されたレジスト膜6を縮小パターン6a1に細らせるように、トリミング処理を行う。次に、縮小パターン6aに細らせられたレジスト膜を、最終パターン10となるように太らせて、シリル化処理を行う。

請求項（抜粋）：

パターン加工すべき被加工基板の表面にレジスト膜を成膜する成膜工程と、前記レジスト膜を初期パターンに加工する初期パターン工程と、前記初期パターンに加工されたレジスト膜を縮小パターンに細らせるパターン縮小工程と、前記縮小パターンに細らせられたレジスト膜を、最終パターンとなるように太らせて、少なくとも表面の硬さを高める硬化工程とを有するレジストパターンの形成方法。

IPC (3件)：

H01L 21/027 ,  G03F 7/40 511 ,  G03F 7/40 521

FI (4件)：

G03F 7/40 511 ,  G03F 7/40 521 ,  H01L 21/30 570 ,  H01L 21/30 573

Fターム (8件)：

2H096AA25 ,  2H096HA23 ,  2H096HA30 ,  5F046LA18 ,  5F046NA01 ,  5F046NA06 ,  5F046NA17 ,  5F046NA18