特許

J-GLOBAL ID：200903031839402900

メモリ制御装置

発明者： 松原 淳
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-258673
公開番号（公開出願番号）：特開平6-110828
出願日： 1992年09月28日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】この発明は、2つの以上のバス3、4からメモリ2がアクセスされるものにおいて、2つ以上のバス3、4からメモリ2をアクセスする場合のアクセスの優先順位を自由に設定でき、汎用性を向上できることを目的とする。【構成】この発明は、2つの以上のバス3、4からメモリ2がアクセスされるものにおいて、1つのバス3、4からのメモリ2のアクセスを優先する固定優先モードと各バス3、4からのメモリ2のアクセスを順次優先する回転優先モードとのいずれか一方を指示し、1つのバス(3、4)に対する固定優先モードが指示されている場合に、そのバス(3、4)からのメモリ2のアクセス内容に応じた処理を実行し、回転優先モードが指示されている場合に、順次異なったバス(3、4)からのメモリ2のアクセス内容に応じた処理を実行するものである。

請求項（抜粋）：

2つの以上のバスからメモリがアクセスされるメモリ制御装置において、1つのバスからのメモリのアクセスを優先する固定優先モードと各バスからのメモリのアクセスを順次優先する回転優先モードとのいずれか一方を指示する指示手段と、この指示手段の指示に応じて、1つのバスに対する固定優先モードが指示されている場合に、そのバスからのメモリのアクセス内容に応じた処理を実行し、上記指示手段の指示に応じて、回転優先モードが指示されている場合に、順次異なったバスからのメモリのアクセス内容に応じた処理を実行する実行手段と、を具備したことを特徴とするメモリ制御装置。

IPC (2件)：

G06F 13/362 510 ,  G06F 12/00 571

引用特許：

審査官引用 (4件)

• 特開平2-311014
  
• 特開平2-311014
  
• 特開平3-194639
  
• 特開平3-250354