特許

J-GLOBAL ID：200903031841182560

半導体装置の製造方法

発明者： 大西 隆 ,  吉村 泰徳 ,  岡本 節男 ,  福井 勝一 ,  原田 宗生 ,  大麻 隆彦 ,  前田 尚志
出願人/特許権者： 住友シチックス株式会社 ,  住友金属工業株式会社
代理人 (1件)： 生形 元重 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-185491
公開番号（公開出願番号）：特開平10-012573
出願日： 1996年06月25日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】 高性能な半導体デバイスを安定して製造する。【解決手段】 サリサイドプロセスによりTiシリサイドを形成する際に、シリサイド化される前のTi膜として、Ti純度が99.999%以上であり、酸素含有量が200ppm以下である高純度低酸素Tiを成膜する。そのTi膜を2ステップアニールによりC54構造のTiシリサイドとする。第2ステップのアニールにおいて、小さい比抵抗が広いアニール温度幅と共に得られる。

請求項（抜粋）：

サリサイドプロセスによるTiシリサイドの形成を用いて半導体装置を製造する際に、シリサイド化前のTi膜として、Ti純度が99.999%以上であり、且つ酸素含有量が200ppm以下である高純度低酸素Tiを成膜することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 21/28 301 T ,  H01L 21/28 301 D ,  H01L 29/78 301 P

引用特許：

審査官引用 (4件)

• 特開平4-358030
  
• 特公平7-039614
  
• 特開平4-358030
  
• 特公平7-039614