特許
J-GLOBAL ID：200903031851423760
マイクロプロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-326956
公開番号（公開出願番号）：特開平7-182305
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：
【要約】【目的】 回路規模を増大させずにレジスタの値をリアルタイムに読み出すことの可能なデバッグ機能を有するマイクロプロセッサを提供する。【構成】 スキャンパスによるテスト手法をサポートするマイクロプロセッサにおいて、スキャンパスを構成するレジスタファイル102の一部を取り出し、その部分のデータを外部に読み出すように構成した。そして、このブレークポイントとこの読み出しの機能とを組み合わせ、ブレークポイントが検出された場合に、所定のレジスタを構成するフリップフロップは直列に接続されてシフトレジスタを形成する。そして、このシフトレジスタの入力端子と出力端子とは互いに接続されてリング構造をなしている。そのため、このシフトレジスタの一端からデータを外部に読み出すと同時にデータはリングの中を1周することによりレジスタが保持しているデータの値は維持される。
請求項（抜粋）：
検査条件を設定するブレークポイント設定手段と、検査対象であるレジスタファイルと、前記設定されたブレークポイントが検出された場合には、前記レジスタファイルの内容を、デバッグ出力端子を介して外部に出力するデバッグデータ出力回路と、を備えたマイクロプロセッサにおいて、前記レジスタファイルを構成する各レジスタは、そのレジスタ内の各ビットを構成するフリップフロップを直列に、かつリング状に接続し、シフトレジスタを構成させるシリアル接続回路と、を含み、前記デバッグデータ出力回路は、前記ブレークポイントが検出された場合に、前記シリアル接続回路を動作させることにより、前記レジスタファイルを構成するレジスタに対し、シフトレジスタを構成させる切替回路と、前記構成されたシフトレジスタにクロック信号を供給するクロック供給回路と、 を含み、前記構成されたシフトレジスタの一端が前記デバッグ端子に接続され、前記フリップフロップの保持するデータが前記デバッグ端子を介して外部に出力されることを特徴とするマイクロプロセッサ。
IPC (3件)：
G06F 15/78 510
, G06F 11/22 340
, G06F 11/22 360
