特許

J-GLOBAL ID：200903031866022150

不揮発性半導体記憶装置の製造方法

発明者： 下地 規之
出願人/特許権者： ローム株式会社
代理人 (1件)： 杉谷 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平3-313314
公開番号（公開出願番号）：特開平5-129630
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】 深いトラップ準位を有し、しかも優れた絶縁耐圧を持った電荷トラップ膜を有する不揮発性半導体記憶装置の製造方法を提供する。【構成】 シリコン基板11上にトンネル酸化膜12を形成し、その上にポリシリコン膜を堆積した後、ポリシリコン膜を熱酸化する。これにより、ポリシリコン膜中のシリコングレイン13が熱酸化膜14で覆われた電荷トラップ膜15を得る。電荷トラップ膜15の上に導電層を形成した後、トンネル酸化膜12、電荷トラップ膜15、導電層をパターンニングしてゲート構造を得る。これをマスクとして不純物をイオン注入し、ドレインおよびソース拡散層21,22を自己整合によって形成する。熱酸化膜14は絶縁性が優れているので、電荷トラップ膜15は高い絶縁耐圧を持つ。また、熱酸化膜14で覆われたシリコングレイン13は、深いトラップ準位を持つので、信号電荷の保持特性に優れている。

請求項（抜粋）：

電荷トラップ膜中に電荷を保持することで情報を記憶する不揮発性半導体記憶装置の製造方法において、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上にポリシリコン膜を堆積する工程と、前記ポリシリコン膜中のシリコン結晶粒を熱絶縁膜で覆う工程と、前記ポリシリコン膜上に導電層を堆積する工程と、前記絶縁膜、ポリシリコン膜、および導電層をパターンニングしてゲート構造を形成する工程と、前記ゲート構造をマスクとして前記ゲート構造の両側の基板中にドレインおよびソース拡散層を自己整合によって形成する工程と、を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  G11C 16/02

FI (2件)：

H01L 29/78 371 ,  G11C 17/00 307 E

引用特許：

審査官引用 (2件)

• 特開昭47-033576
  
• 特開昭48-045143