半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子

発明者：
出願人/特許権者：
代理人 (1件)：柳田征史 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-285146
公開番号（公開出願番号）：特開2001-111174
出願日： 1999年10月06日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】欠陥の少なく、平坦な半導体素子用基板を平易な工程で製造する。【解決手段】サファイヤ基板11上に、GaNバッファ層12、温度1050°CでGaN層13を成長させ、リソグラフィとドライエッチングを用いて、ラインアンドスペースのパターンを形成する。その後、GaN層16を選択成長させる。さらに、リソグラフィとドライエッチングを用いて、バッファ層12とGaN層13を除去してできたライン部およびその上部を7μm幅で除去する。その上にGaN層20を選択成長させる。さらに、リソグラフィとドライエッチングを用いてGaN層16からなるライン部およびその上部を7μm幅で除去する。その上にGaN層23を選択成長させる。これによって、全面に渡って転位密度の小さな基板が形成できる。

請求項（抜粋）：

ベース基板上に、低温成長法により形成されるAlNまたはGaNからなるバッファ層を介して第一のIII族窒素化合物層を形成する第一の工程と、前記バッファ層と前記第一のIII族窒素化合物層からなる結晶層を、ストライプ状に前記ベース基板まで除去して、前記結晶層がライン状に残されてなるライン部と該ライン部間に形成されたスペース部とからなるラインアンドスペースのパターンを形成し、その上に、第二のIII族窒素化合物層を、前記結晶層のライン部をIII族窒素化合物の結晶の成長核にして、前記ラインアンドスペースのパターンがなくなるまで形成する第二の工程と、前記結晶層のライン部および該ライン部の上部の前記第二のIII族窒素化合物層を、少なくとも前記ライン幅で、前記ベース基板が露出するまで除去して、前記第二のIII族窒素化合物層がライン状に残されてなるライン部と該ライン部間に形成されたスペース部とからなるラインアンドスペースのパターンを形成し、その上に、第三のIII族窒素化合物層を、前記第二のIII族窒素化合物のライン部をIII族窒素化合物の結晶の成長核にして、前記第二のIII族窒素化合物層のラインアンドスペースのパターンがなくなるまで形成する第三の工程とを含むことを特徴とする半導体素子用基板の製造方法。

IPC (4件)：

H01S 5/323 , H01L 21/205 , H01L 29/80 , H01L 33/00

FI (4件)：

H01S 5/323 , H01L 21/205 , H01L 33/00 C , H01L 29/80 Z

Fターム (64件)：

5F041AA04 , 5F041AA40 , 5F041AA43 , 5F041CA34 , 5F041CA40 , 5F041CA65 , 5F041CA74 , 5F041FF14 , 5F041FF16 , 5F045AA04 , 5F045AB09 , 5F045AB14 , 5F045AB17 , 5F045AB18 , 5F045AB32 , 5F045AB33 , 5F045AC01 , 5F045AC03 , 5F045AC08 , 5F045AC12 , 5F045AC13 , 5F045AC19 , 5F045AD09 , 5F045AD14 , 5F045AF02 , 5F045AF03 , 5F045AF04 , 5F045AF06 , 5F045AF09 , 5F045AF13 , 5F045AF20 , 5F045BB07 , 5F045BB12 , 5F045CA10 , 5F045CA12 , 5F045DA53 , 5F045DA54 , 5F045DA55 , 5F045DB04 , 5F045HA13 , 5F045HA16 , 5F073AA13 , 5F073AA74 , 5F073AA77 , 5F073CA07 , 5F073CB05 , 5F073CB07 , 5F073DA05 , 5F073DA25 , 5F073EA24 , 5F073EA28 , 5F102GA19 , 5F102GB01 , 5F102GC01 , 5F102GJ02 , 5F102GJ03 , 5F102GJ04 , 5F102GJ05 , 5F102GJ09 , 5F102GJ10 , 5F102GK04 , 5F102GR01 , 5F102HC01 , 5F102HC15

前のページに戻る