特許
J-GLOBAL ID：200903031882146284
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-284602
公開番号（公開出願番号）：特開2000-111589
出願日： 1998年10月06日
公開日（公表日）： 2000年04月21日
要約：
【要約】【課題】従来ヒステリシス特性を有する電圧検出回路では非比較動作状態から比較動作状態に遷移した時に比較器の1つの入力へは基準となる電位あるいは、入力信号の電位が入力されており、ヒステリシスの幅に対応する入力信号を与えても固定されたしきい値電圧で判定されていた。【解決手段】比較動作時から非比較動作時に遷移する直前の電圧比較器の出力を保持する回路、電圧比較器の入力に接続する抵抗網の両端にスイッチを設け、非比較動作時から比較動作時に遷移するとき前記抵抗網の両端のスイッチの短絡する順番を前記保持する回路の信号により制御する。【効果】電圧比較器の出力を反転する入力信号のしきい値を時分割動作においても連続性を持たせたため、ヒステリシスの間の電位に入力信号がなったときにも連続動作を行ったときと同一の出力結果を得る事ができる。
請求項（抜粋）：
外部信号により時分割動作が可能なヒステリシス特性を有する電圧比較回路の入力に入力信号と第1の電位との間の分圧した電圧を供給する電圧検出回路において、分圧を行う手段の両端がそれぞれ第1のスイッチ・第2のスイッチを介し第1の電位・入力信号の電位とに接続し、前記2つのスイッチの導通・非導通の制御は時分割動作を制御する前記外部信号により行い、非動作状態から動作状態に変化する時に第1のスイッチと第2のスイッチの導通する順番を、時分割動作における1つ前の電圧比較回路の出力で制御する事を特徴とする半導体集積回路。
IPC (2件)：
FI (2件)：
G01R 19/165 B
, H03K 5/08 J
2G035AA20
, 2G035AB02
, 2G035AC01
, 2G035AC16
, 2G035AD11
, 2G035AD23
, 2G035AD47
, 2G035AD56
, 2G035AD61
, 2G035AD63
, 5J039DA12
, 5J039DB07
, 5J039DB19
, 5J039DC01
, 5J039DC04
, 5J039KK09
, 5J039KK10
, 5J039KK13
, 5J039MM11
, 5J039MM16
