半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-163929
公開番号（公開出願番号）：特開2000-353803
出願日： 1999年06月10日
公開日（公表日）： 2000年12月19日
要約：

【要約】【課題】さらに微細化された半導体装置およびその製造方法を提供する。【解決手段】ゲート電極312が所定のエッチン条件においてNSG膜14より選択比の大きなシリコン窒化膜7により覆われている。また、ソース/ドレイン領域10,11の上面にコバルトシリサイド膜13が形成されている。さらに、ゲート電極312を構成する高融点金属シリサイド膜が、コバルトシリサイド膜12で形成されている。

請求項（抜粋）：

主表面上に堆積した高融点金属膜と反応して形成された第1高融点金属シリサイド膜をソース/ドレイン領域の上面に有するシリコン基板と、前記ソース/ドレイン領域に挟まれた領域の前記シリコン基板上に形成され、シリコンを含む膜と該シリコンを含む膜の上に堆積した高融点金属膜と反応して形成された第2高融点金属シリサイド膜を上面に有するゲート電極と、前記ゲート電極の表面を覆うように形成された第1絶縁膜と、前記第1絶縁膜および第1高融点金属シリサイド膜の表面を覆うように形成された、所定のエッチング条件におけるエッチング速度が前記第1絶縁膜より大きな第2絶縁膜と、前記第2絶縁膜を貫通して前記ソース/ドレイン領域の一方の表面に至るように形成されたコンタクトホールとを備えた、半導体装置。

IPC (3件)：

H01L 29/78 , H01L 21/336 , H01L 21/768

FI (2件)：

H01L 29/78 301 P , H01L 21/90 D

Fターム (38件)：

5F033HH04 , 5F033HH26 , 5F033JJ01 , 5F033KK26 , 5F033NN30 , 5F033QQ09 , 5F033QQ10 , 5F033QQ13 , 5F033QQ25 , 5F033QQ37 , 5F033RR04 , 5F033RR06 , 5F033RR15 , 5F033TT02 , 5F033TT08 , 5F033VV16 , 5F033XX03 , 5F033XX33 , 5F040EA08 , 5F040EC01 , 5F040EC07 , 5F040EC13 , 5F040EF02 , 5F040EH02 , 5F040EH08 , 5F040EJ08 , 5F040EJ09 , 5F040EK01 , 5F040FA03 , 5F040FA05 , 5F040FA07 , 5F040FA10 , 5F040FB02 , 5F040FC02 , 5F040FC10 , 5F040FC19 , 5F040FC21 , 5F040FC22

引用特許：

審査官引用 (10件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-322735 出願人：ソニー株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-233491 出願人：三菱電機株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平8-169501 出願人：ソニー株式会社

全件表示

引用文献：

審査官引用 (1件)

電子材料シリーズ VLSIの薄膜技術, 19860930, p.149

前のページに戻る