接合型電界効果トランジスタおよびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：杉浦正知
公報種別：公開公報
出願番号（国際出願番号）：特願平10-271459
公開番号（公開出願番号）：特開2000-100829
出願日： 1998年09月25日
公開日（公表日）： 2000年04月07日
要約：

【要約】【課題】正と負の2種類の電源を用いないでも、低いオン抵抗、高い最大ドレイン電流および伝達利得の高いリニアリティを得ることができ、しかも短ゲート長化を図ることができる接合型電界効果トランジスタおよびその製造方法を提供する。【解決手段】半絶縁性GaAs基板1上にGaAsバッファー層2を介してアンドープGaAs層3、n+ 型GaAs層4およびn型GaAs層5を順次エピタキシャル成長させてチャネル層を形成する。n型GaAs層5にSiNx 膜からなる拡散マスクを形成し、その開口部を通じてZnをn型GaAs層5に拡散させてp+ 型ゲート領域6を形成する。その拡散マスク上からゲート金属層を堆積させ、これをパターニングすることにより拡散マスクの開口部にゲート電極7をp+ 型ゲート領域6に対して自己整合的に形成する。

請求項（抜粋）：

エピタキシャル層からなるチャネル層と、上記チャネル層中に不純物拡散により形成されたゲート領域と、上記ゲート領域に対して自己整合的にオーミック接触したゲート電極とを有することを特徴とする接合型電界効果トランジスタ。

IPC (5件)：

H01L 21/337 , H01L 29/808 , H01L 29/778 , H01L 21/338 , H01L 29/812

FI (2件)：

H01L 29/80 C , H01L 29/80 H

Fターム (17件)：

5F102FA02 , 5F102FA03 , 5F102GA11 , 5F102GB01 , 5F102GC01 , 5F102GD04 , 5F102GK05 , 5F102GL04 , 5F102GL05 , 5F102GQ02 , 5F102GS04 , 5F102HB06 , 5F102HB07 , 5F102HC01 , 5F102HC05 , 5F102HC11 , 5F102HC15

引用特許：

審査官引用 (6件)

特開昭61-196579
特開平4-267531
特開昭59-100577

全件表示

前のページに戻る