特許
J-GLOBAL ID：200903031923963128
集積回路チップ入出力回路
発明者：
出願人/特許権者：
代理人 (1件)：
高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-312544
公開番号（公開出願番号）：特開平6-163659
出願日： 1992年11月24日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 ボンディングパッドの数の増加などによって、そのピッチが狭ピッチとなった集積回路チップにおいても、プローブテストを可能とする。【構成】 半導体ウェハ上の集積回路チップ領域に、ボンディングパッド14及び入力バッファ16a が設けられている。前記ボンディングパッド14に対応して、スクライブライン領域にバウンダリスキャンレジスタ12a が設けられている。合計4個の前記バウンダリスキャンレジスタ12a に対して、シフトデータ入力SIi に用いられるプローブパッド10と、クロック信号CKi の入力に用いられるプローブパッド10と、前記スクライブライン領域に設けられている。複数の前記バウンダリスキャンレジスタ12a をシフトレジスタとして動作させることで、より少ない前記プローブパッド10にてアクセスを可能とする。
請求項（抜粋）：
ウェハ上の、集積回路チップ間のスクライブライン領域に設けられ、前記集積回路チップ上のボンディングパッドのうち、信号の入出力に用いられるものに対応して設けられた複数のバウンダリスキャンレジスタと、複数の前記バウンダリスキャンレジスタを、シフトレジスタとして動作させてアクセスするための、前記ボンディングパッドよりも広ピッチのプローブパッドとを備えたことを特徴とする集積回路チップ入出力回路。
IPC (3件)：
H01L 21/66
, G01R 31/28
, H01L 21/82
G01R 31/28 V
, H01L 21/82 T
