特許
J-GLOBAL ID：200903031928799768
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-222037
公開番号（公開出願番号）：特開平6-053816
出願日： 1992年07月28日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 本発明の目的は多入力ワイヤード型NAND回路及びNOR回路において、変化する入力端子数に依存せず、出力のスピードを一定にすることである。【構成】 多入力ワイヤード型NAND回路において並列に接続されたP型トランジスタQ14〜Q18のソース側に、P型トランジスタQ19を直列に接続する。これによりP型トランジスタQ14〜Q18に流れる電流量が一定となるので、変化する入力端子数による出力のスピード差を極力小さくする。また、多入力ワイヤード型NOR回路においても並列接続のN型トランジスタQ21〜Q25のソース側に、N型トランジスタのQ26を直列に接続することで、上記多入力ワイヤード型NAND回路の場合と同様の効果を有する。
請求項（抜粋）：
複数の入力端子とそれぞれ接続されたゲートと出力端子に共通して接続されたドレインとを有し互いに並列に配置された複数のスイッチングトランジスタと、該複数のスイッチングトランジスタのドレインと第1電源線との間に接続され常時オン状態である負荷トランジスタとを備え所定の論理動作を実現する半導体集積回路において、上記複数のスイッチングトランジスタのソースと第2電源線との間に電流調整用トランジスタを接続し、オン状態となるスイッチングトランジスタの数に依存する消費電流量の変動を減少させたことを特徴とする半導体集積回路。
引用特許：
前のページに戻る
