特許
J-GLOBAL ID：200903032006242540
電力制御機能を有する論理回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平7-127812
公開番号（公開出願番号）：特開平8-321763
出願日： 1995年05月26日
公開日（公表日）： 1996年12月03日
要約：
【要約】【目的】 MTC-MOS回路のアクティブ時の高速動作を実現すると共に、スタンバイ時の電流を低減する。【構成】 低電圧で高速動作が可能な論理回路群LGAの電源端が電界効果トランジスタQxを介して電源に接続される論理回路において、トランジスタのゲートSLに論理回路群に与える電源電位と異なる電位を与える。この結果、論理回路群のアクティブ時にはトランジスタに対し強い導通状態となるゲート電位が与えられるため、論理回路群に電流供給する疑似電源線VDDVに対し十分な電流供給能力が与えられ論理回路群は低電圧で高速動作する。また、論理回路群のスタンバイ時にはトランジスタを強い遮断状態にでき、従ってそのしきい値電圧が低くてもリーク電流が抑えられ、論理回路群のスタンバイ電流を低減できる。
請求項（抜粋）：
電界効果トランジスタで論理回路群を構成し、この論理回路群の高レベルの電源端子部を共通の第1の疑似電源線に接続し、この第1の疑似電源線に対し第1の電界効果トランジスタを介し第1の電源レベルを有する第1の電源線を接続すると共に、前記論理回路群の低レベルの電源端子部を共通の第2の疑似電源線に接続し、この第2の疑似電源線に対し第2の電界効果トランジスタを介し第2の電源レベルを有する第2の電源線を接続する論理回路において、第1の電界効果トランジスタのゲート端子に対し第1の電源レベルと同一レベルまたは第1の電源レベルより大きな第3の電源レベルの電位を印加すると共に、第2の電界効果トランジスタのゲート端子に対し第2の電源レベルと同一レベルまたは第2の電源レベルより小さな第4の電源レベルの電位を印加することを特徴とする電力制御機能を有する論理回路。
IPC (2件)：
H03K 19/00
, H03K 19/0948
H03K 19/00 A
, H03K 19/094 B
