特許

J-GLOBAL ID：200903032015978400

MIS電界効果型トランジスタの製造方法

発明者： 今井 清隆
出願人/特許権者： 日本鋼管株式会社
代理人 (1件)： 瀧野 秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-094266
公開番号（公開出願番号）：特開平7-176732
出願日： 1994年05月06日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 ゲート・ソース間電圧の変動に対して実効的ゲート絶縁膜の膜厚が変化するMIS電界効果型トランジスタの製造方法を提供することを目的とするものである。【構成】 素子分離領域13間の素子領域に絶縁膜14を形成して、絶縁膜14の上に半導体層15を形成し、半導体層15に半導体基板12の導電型とは反対導電型の不純物を低濃度にイオン注入し、マスク18を形成して異方性エッチングによりゲート電極17とゲート絶縁膜16を形成し、ゲート電極17をマスクして高不純物濃度のソース/ドレイン拡散層23,24を形成するMIS電界効果型トランジスタを製造する製造方法である。

請求項（抜粋）：

第1導電型の半導体基板或いは半導体層に設けた素子領域上にゲート絶縁膜となる絶縁層を形成する工程と、前記絶縁層上又はその上方に、ゲート・ソース間電圧を当該トランジスタがオンする方向に印加した際、ゲート・ソース間電圧の絶対値の増加に応じて空乏層を生じるゲート電極部となる層を形成する工程と、前記ゲート電極部となる層を選択的にエッチングしてゲート電極部を形成する工程と、第2導電型の不純物をイオン注入してソース/ドレイン拡散層を形成する工程と、を有するMIS電界効果型トランジスタの製造方法。