特許
J-GLOBAL ID：200903032029242440

半導体記憶装置とその製造方法

発明者：
橋本 広司

橋本 広司 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-215601
公開番号（公開出願番号）：特開2001-044391
出願日： 1999年07月29日
公開日（公表日）： 2001年02月16日
要約：
【要約】【課題】 ソースが共通接続された半導体メモリセルを備えた半導体記憶装置において高集積化が実現された半導体記憶装置とその製造方法を提供する【解決手段】シリコン基板101中に形成された素子分離膜と、素子分離膜の間に形成された複数の半導体メモリセルとを有する半導体記憶装置であって、シリコン基板101の面上に形成されると共に少なくとも二つの半導体メモリセルのソース拡散領域112を接続する導電性膜116a,116bを備えたことを特徴とする半導体記憶装置を提供する。
請求項（抜粋）：
一つのワード線と一つのビット線との各々と接続する半導体メモリセルが一つ対応づけられ、前記半導体メモリセルを構成するトランジスタのゲートは前記ワード線に、ドレインは前記ビット線に、ソースは前記ワード線と略平行なソース線に接続され、半導体基板上に形成されたトレンチ型素子分離膜を有し、前記ソース線は前記半導体基板の略平坦な領域上に被着形成された導電性パターンよりなる半導体記憶装置。
IPC (4件)：
H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 434 ,  H01L 29/78 371
Fターム (27件)：
5F001AA01 ,  5F001AB02 ,  5F001AB08 ,  5F001AD11 ,  5F001AD12 ,  5F001AD70 ,  5F001AG02 ,  5F001AG21 ,  5F001AG22 ,  5F083EP02 ,  5F083EP22 ,  5F083EP23 ,  5F083EP42 ,  5F083EP77 ,  5F083GA01 ,  5F083GA02 ,  5F083GA09 ,  5F083HA02 ,  5F083JA04 ,  5F083KA05 ,  5F083KA11 ,  5F083LA18 ,  5F083NA01 ,  5F083PR12 ,  5F083PR21 ,  5F083PR36 ,  5F083PR40
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM