特許

J-GLOBAL ID：200903032040736683

半導体装置の作製方法

発明者： 片山 琢磨
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-104119
公開番号（公開出願番号）：特開2002-299263
出願日： 2001年04月03日
公開日（公表日）： 2002年10月11日
要約：

【要約】【課題】 大面積に均質で高密度の核生成が実現でき、表面が平滑なダイヤモンド薄膜が得られやすいという多孔質層を形成する核生成前処理の長所を活かしながら、ダイヤモンド薄膜の成長温度に対する制約を少なくして、高品質なダイヤモンド薄膜を含む半導体装置を作製する方法を提供する。【解決手段】 シリコンウェハー1を陽極化成し、表面に多孔質シリコン層2を形成し、多孔質シリコン層2の上にダイヤモンド状炭素を含む中間層3を気相成長により形成し、中間層3の上にダイヤモンド薄膜を気相成長により形成する。これにより、高温低圧のダイヤモンド薄膜の気相成長環境下においても下地となる多孔質シリコン層の構造が変化しにくくなるので、多孔質シリコン層2の高密度な核生成状態を維持したままでダイヤモンド薄膜を形成できるので、表面が平滑で品質が良好なダイヤモンド薄膜含む半導体装置を高速作製することが可能となる。

請求項（抜粋）：

シリコン基板を陽極化成し、前記シリコン基板の表面に多孔質シリコン層を形成する工程と、前記多孔質シリコン層の上に中間層を気相成長により形成する工程と、前記中間層の上にダイヤモンド薄膜を気相成長により形成する工程とを備えたことを特徴とする半導体装置の作製方法。

IPC (3件)：

H01L 21/205 ,  C23C 16/27 ,  C30B 29/04

FI (3件)：

H01L 21/205 ,  C23C 16/27 ,  C30B 29/04 Q

Fターム (30件)：

4G077AA02 ,  4G077BA03 ,  4G077DB01 ,  4G077EA02 ,  4G077ED06 ,  4G077EE04 ,  4G077EF03 ,  4G077TC06 ,  4G077TC17 ,  4K030BA28 ,  4K030BB13 ,  4K030CA04 ,  4K030DA02 ,  4K030FA04 ,  4K030JA01 ,  4K030JA10 ,  4K030LA15 ,  5F045AA08 ,  5F045AA19 ,  5F045AB07 ,  5F045AB40 ,  5F045AC01 ,  5F045AC07 ,  5F045AC08 ,  5F045AD07 ,  5F045AD11 ,  5F045AE23 ,  5F045AE25 ,  5F045DA53 ,  5F045HA01