特許
J-GLOBAL ID：200903032063321952
半導体装置およびその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-291066
公開番号（公開出願番号）：特開平6-140568
出願日： 1992年10月29日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】 下電極、容量絶縁膜となる高誘電体薄膜および上電極からなる容量素子を内蔵する半導体装置において、上電極を覆って形成された絶縁膜がその界面で剥離することを防止する。【構成】 半導体素子または集積回路が形成された支持基板1の上に下電極となる第1の白金薄膜3、容量絶縁膜となる高誘電体薄膜4および上電極となる第2の白金電極5からなる容量素子が形成されており、第2の白金電極5の上にチタン薄膜6が形成されており、この容量素子の上に酸化シリコン膜7が形成されており、酸化シリコン膜7に形成されたコンタクトホール8を通じて容量素子の各電極とアルミ配線9とが接続されている。
請求項（抜粋）：
半導体素子または集積回路が形成された支持基板の上に下電極、容量絶縁膜となる高誘電体薄膜および上電極からなる容量素子が形成されており、前記上電極の上にチタン薄膜が形成されており、前記容量素子の上に絶縁膜が形成されており、前記絶縁膜に形成されたコンタクトホールを通じて前記上電極および前記下電極それぞれに金属配線が接続されている半導体装置。
IPC (3件)：
H01L 27/04
, H01G 4/06 102
, H01G 4/40
