特許
J-GLOBAL ID：200903032074743328
レジストパタンの形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-249368
公開番号（公開出願番号）：特開平5-088375
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 本発明は、半導体装置の製造におけるシリル化2層レジスト法によるパタン形成方法に関するもので、光学的な解像限界以下の微細パタンを形成する方法を提供するものである。【構成】 本発明は前記目的達成のために、2層レジストの上層レジスト(7)をパターニングして、少なくともその側壁(11)をシリル化し、その側壁(11)をマスクにしてエッチングすることにより下層レジスト(6)までパターニングするようにした。
請求項（抜粋）：
(a)半導体基板上に、シリル化されないレジスト層の上にシリル化されるレジスト層を形成し、その上層レジストをパターニングする工程と、(b)前記パターニングされた上層レジストパタンの少なくとも側壁をシリル化する工程と、(c)前記側壁部をマスクにして、前記下層レジストまでエッチングする工程とを含むことを特徴とするレジストパタンの形成方法。
IPC (3件)：
G03F 7/26 511
, G03F 7/38 512
, H01L 21/027
