特許
J-GLOBAL ID：200903032092719337
メモリ制御装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平4-112191
公開番号（公開出願番号）：特開平5-281974
出願日： 1992年04月03日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】 外部波形メモリに時分割でアクセスする場合に、発音フラグが発音中を示す期間以外の期間にチップイネーブルを出力して、外部波形メモリに電流が流れないようにし、消費電力を低減することを目的とする。【構成】 アドレスジェネレータ16は現在値アドレスOSA、アドレス歩進量OPI、アドレス終端値OEA、ループ開始アドレスOLA及び発音フラグに基づいて発音チャンネル毎に現在値アドレスを生成してアドレス生成部17に出力し、アドレス生成部17は現在値アドレスに基づいてアドレスを生成して、メモリに出力する。一方、発音状態フラグメモリ15には各発音チャンネル毎にその発音状態を示す発音フラグがCPUから書き込まれ、発音状態フラグメモリ15は各ライン毎に発音フラグをメモリアクセス制御部18及びアドレスジェネレータ16に出力する。メモリアクセス制御部18は発音フラグが発音状態を示していないとき、チップイネーブルをメモリに出力し、メモリへのアクセスを禁止する。
請求項（抜粋）：
楽音情報を記憶する外部波形メモリと、複数の発音チャンネルを有し、各発音チャンネルに対応して前記外部波形メモリのアドレスを時分割で出力するとともに、該時分割で割り当てられた発音チャンネルの発音中を示す発音フラグを出力する制御手段と、前記制御手段の出力するアドレスに基づいて前記外部波形メモリから楽音信号を読み出す読出手段と、前記制御手段の出力する発音フラグが発音中を示す期間以外の期間に前記外部波形メモリの動作を無効にする無効信号を出力するメモリ制御手段と、を備えたことを特徴とするメモリ制御装置。
IPC (2件)：
引用特許：
前のページに戻る
