特許

J-GLOBAL ID：200903032095128208

インピーダンス整合回路

発明者： 野呂 秀久 ,  永井 敏幸
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-031637
公開番号（公開出願番号）：特開平9-232823
出願日： 1996年02月20日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】 外付け部品または外部調整回路なしでインピーダンス調整を可能とするインピーダンス整合回路を提供することである。【解決手段】 伝送線路1の入力整合回路11に接続する屈曲形線路2に、屈曲形線路2を構成する平行等間隔の矩形部a〜cを短絡して線路長を変更するFET21・22を、FET21・22のソースおよびドレインにより接続し、FET21・22のゲートに外部から電気的信号のバイアス電圧を加えることにより短絡回路を開放して線路長を変更している。このため、インピーダンス調整のための短絡手段としてFETまたはこれと同等の構成素子が短絡手段として回路内部に備えられている。

請求項（抜粋）：

伝送線路に屈曲形線路を接続し、この屈曲形線路の線路長を変更する線路長変更手段を有するインピーダンス整合回路において、線路長変更手段として前記屈曲形線路の所定部に接続し外部から電気的信号を加えることにより短絡回路を制御して前記線路長を変更する短絡手段を内部に備えることを特徴とするインピーダンス整合回路。

IPC (3件)：

H01P 5/02 603 ,  H01P 3/08 ,  H03F 3/60

FI (3件)：

H01P 5/02 603 K ,  H01P 3/08 ,  H03F 3/60