特許

J-GLOBAL ID：200903032109172310

半導体装置の製造方法

発明者： 浜田 耕治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-315881
公開番号（公開出願番号）：特開平6-053313
出願日： 1991年11月29日
公開日（公表日）： 1994年02月25日
要約：

【要約】【構成】900°Cで分離絶縁酸化膜2の2倍の厚さにまで選択エピタキシャル成長法により単結晶シリコン膜3を成長させる。エチレン・ジアミン・ピロカテコールとシリカの微粉末を含む研磨液を用いてポリウレタン系の研磨パッドで、絶縁膜2上にとび出た単結晶シリコン膜3を削りとり平坦化する。【効果】単結晶シリコン膜3をその結晶欠陥を著しく少なくして形成することができる。したがって、PN接合を有しこのPN接合を逆バイアスして用いる素子のために、本発明によって製造された半結晶シリコン膜3を用いると、リーク電流の増大を著しく抑制することができる。

請求項（抜粋）：

シリコン基板上に絶縁膜のパターンを形成し、選択エピタキシャル成長法を用いて前記絶縁膜パターンの開孔部内に選択的に単結晶シリコン膜を堆積する半導体装置の製造方法において、前記単結晶シリコン膜を880°C以上980°C以下の温度で前記開口部内に絶縁膜パターンの表面を越える膜厚にまで選択成長せしめる工程と、前記単結晶シリコン膜の選択成長膜を前記絶縁膜パターンの高さに平坦化する単結晶シリコン膜の研磨工程とを含むことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/76 ,  H01L 21/205 ,  H01L 21/304 321 ,  H01L 21/74 ,  H01L 21/331 ,  H01L 29/73

引用特許：

審査官引用 (3件)

• 特開昭61-018148
  
• 特開昭61-030047
  
• 特開昭63-124445