特許

J-GLOBAL ID：200903032125065141

マトリクス駆動方式映像表示装置の直列並列変換回路

発明者： ▲たか▼野 茂 ,  笠原 光弘 ,  三輪 哲司 ,  益盛 忠行 ,  石川 雄一 ,  田中 和人
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-098516
公開番号（公開出願番号）：特開平7-306657
出願日： 1994年05月12日
公開日（公表日）： 1995年11月21日
要約：

【要約】【目的】 液晶ディスプレイ等のマトリクス駆動方式映像表示装置において、RGBデータをサンプリング,ホールドして駆動信号発生部へ出力する直列並列変換回路の合理化回路を提供する。【構成】 水平走査期間には書き込みアドレス信号とWE信号を、水平ブランキング期間には読み出しアドレス信号とその読み出しデータを各々独立にラッチするための複数のラッチ信号とを出力する制御部1と、R,G,Bデータを1ライン分記憶するRAM2と、水平ブランキング期間にRAM2より読み出されたデータを前記ラッチ信号によりラッチし、次の水平走査期間の間保持するホールド部3とを設けた直列並列変換回路。

請求項（抜粋）：

カウンタ等により構成され、水平ブランキング信号,読み出しクロック,A/D変換回路等の前段回路部からのデータ転送クロックを入力し、水平表示期間(水平走査期間)には前記データ転送クロックに同期して書き込みアドレス信号と書き込みイネーブル信号を、水平ブランキング期間には前記読み出しクロックに同期して読み出しアドレス信号とその読み出しデータを各々独立にラッチするための複数のラッチ信号とを出力する制御部と、ランダムアクセスメモリ(RAM)により構成され、A/D変換回路等の前段回路部から転送されるR,G,Bデータを水平表示期間に前記制御部から出力される書き込みイネーブル信号により順次記憶するサンプリング部と、ラッチ群により構成され、前記サンプリング部のRAMから水平ブランキング期間に読み出されるデータを前記制御部からの各ラッチ信号により各ラッチに順次ラッチし次の水平走査期間の間そのデータを保持するホールド部とにより構成されるマトリクス駆動方式映像表示装置の直列並列変換回路。

IPC (5件)：

G09G 3/20 ,  G02F 1/133 505 ,  G09G 3/36 ,  H04N 5/66 102 ,  H04N 9/30