特許

J-GLOBAL ID：200903032218788470

出力バッファ回路

発明者： 長尾 宙馬
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-095558
公開番号（公開出願番号）：特開2001-285050
出願日： 2000年03月30日
公開日（公表日）： 2001年10月12日
要約：

【要約】【課題】 負荷容量が変動すると、出力信号が所定電位に達するまでの時間に変動があり、入出力回路に組み込んだ場合に誤動作が生じる場合があった。【解決手段】 出力端子に接続された負荷容量の変動に関係なく、出力信号OUTがHレベルやLレベルへ一定時間で到達するように、容量8,19で検出した出力信号OUTの電位をフィードバックし、出力用トランジスタ1,12のゲートの電位を調整することでドライブ能力を制御するトランジスタ4〜7,15〜18からなる出力バッファ回路。

請求項（抜粋）：

入力端子から入力される入力信号のレベルに応じて、出力端子から出力される出力信号へ電圧を供給する出力用トランジスタと、前記出力信号の電位を検出する容量と、前記容量と前記出力用トランジスタとの間に接続され、前記容量を介して得られた前記出力信号の電位をフィードバックして前記出力用トランジスタのゲートの電位を制御し、前記出力端子に接続された負荷の容量の変動に係わらず、前記出力信号が所定レベルへ一定の時間で到達するように、前記出力用トランジスタのドライブ能力を制御するトランジスタからなるフィードバック制御手段と、前記出力信号を出力しない場合に前記フィードバック手段の動作をOFFするように制御する制御トランジスタとを備えた出力バッファ回路。

Fターム (10件)：

5J056AA05 ,  5J056BB08 ,  5J056DD29 ,  5J056DD51 ,  5J056EE07 ,  5J056EE11 ,  5J056FF07 ,  5J056FF08 ,  5J056GG09 ,  5J056KK03