特許

J-GLOBAL ID：200903032259211314

プログラマブルゲートアレイ書き込みチェック方法

発明者： 北山 誠治
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-035503
公開番号（公開出願番号）：特開平5-235163
出願日： 1992年02月24日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 本発明は、プログラマブルゲートアレイに書き込んだ論理回路データについての簡単な書き込みチェック方法を提供することを目的とする。【構成】 プログラマブルゲートアレイ1に所要の論理回路を書き込みするとき、論理回路とは別に、予め設定された簡単なチェック回路を1つ、若しくは、複数のチェック用ロジックモジュールTM1〜TMnに書き込んで付加する。そして、プログラマブルゲートアレイ1に所要の論理回路を書き込んだ後、書き込みチェック用ロジックモジュールTM1〜TMnの書き込み状態をチェックして、プログラマブルゲートアレイ1の論理回路書き込み良否の判定が行えるように構成する。

請求項（抜粋）：

プログラマブルゲートアレイ(1)に所要の論理回路を書き込んで、その論理回路のLSI化を行うのに際して、該論理回路とは別に、予め設定された簡単なチェック回路を1つ、若しくは、複数のチェック用ロジックモジュール(TM1〜TMn)に書き込んで付加し、該プログラマブルゲートアレイ(1)に所要の論理回路を書き込み後、該書き込みチェック用ロジックモジュール(TM1〜TMn)の書き込み状態をチェックして、前記プログラマブルゲートアレイ(1)の論理回路書き込み良否の判定を行うことを特徴とするプログラマブルゲートアレイ書き込みチェック方法。

IPC (3件)：

H01L 21/82 ,  G01R 31/28 ,  G06F 11/22 330

FI (2件)：

H01L 21/82 A ,  G01R 31/28 U