特許
J-GLOBAL ID：200903032263763151
半導体記憶装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-155981
公開番号（公開出願番号）：特開平5-326875
出願日： 1992年05月22日
公開日（公表日）： 1993年12月10日
要約：
【要約】【目的】 キャパシタのプレート電極に対する引き出し線用のコンタクト孔を開孔するに際して、プレート電極が突き抜けることに対する余裕を大きくする。【構成】 メモリセルを構成するキャパシタ11のプレート電極12に対する引き出し線13用のコンタクト孔17を開孔すべき位置に、各々がダミーであるワード線37と記憶ノード電極47用のコンタクト孔45と記憶ノード電極47とを形成する。このため、コンタクト孔17を開孔すべき位置に凹状の段差が予め形成され、この段差のために、層間絶縁膜24、25、26の垂直方向の膜厚が見かけ上で厚くなる。従って、コンタクト孔17の深さがビット線14用のコンタクト孔16の深さに近くなり、プレート電極12に対するオーバエッチングによってプレート電極12が突き抜けることに対する余裕が大きくなる。
請求項（抜粋）：
トランジスタとキャパシタとでメモリセルを構成し、前記トランジスタに対するビット線用の第1のコンタクト孔と前記キャパシタのプレート電極に対する引き出し線用の第2のコンタクト孔とを同時に開孔する半導体記憶装置の製造方法において、ワード線と前記キャパシタの記憶ノード電極と前記トランジスタに対する前記記憶ノード電極用の第3のコンタクト孔とのうちの少なくとも1つであって前記メモリセルを構成しないものを、前記第2のコンタクト孔を開孔すべき位置の周囲に形成することを特徴とする半導体記憶装置の製造方法。
IPC (2件)：
引用特許：
前のページに戻る
