アクセス調停回路

発明者：
出願人/特許権者：
代理人 (3件)：小谷悦司 , 伊藤孝夫 , 樋口次郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-281737
公開番号（公開出願番号）：特開2007-094649
出願日： 2005年09月28日
公開日（公表日）： 2007年04月12日
要約：

【課題】複数の演算処理装置からのアクセス要求の実行が、際限なく待たされることを抑制することができるアクセス調停回路を提供する。【解決手段】複数の演算処理装置からのアクセス要求を受信するアクセス順序制御部31と、複数のアクセス要求を記憶するアクセス要求記憶部32と、複数のアクセス要求にそれぞれ優先順位を付与してアクセス要求記憶部32に当該優先順位の順番に記憶させる優先順位付与部33と、アクセス要求記憶部32により、アクセス要求が新たに記憶される場合、当該新たに記憶されるアクセス要求の優先順位に基づいて既に記憶されているアクセス要求の優先順位を動的に変化させる優先順位変更部34とを備え、アクセス要求記憶部32は、複数のアクセス要求を記憶順にメモリコントローラ4を介してメモリ5へ送信するようにした。【選択図】図1

請求項（抜粋）：

複数の演算処理装置から送信されたアクセス要求を受信し、当該受信されたアクセス要求を、前記アクセス要求に応じて動作する機能回路部へ送信するアクセス調停回路であって、前記複数の演算処理装置からのアクセス要求を受信する受信部と、前記受信部により受信された複数のアクセス要求を記憶するためのアクセス要求記憶部と、前記受信部により受信された複数のアクセス要求にそれぞれ優先順位を付与して前記アクセス要求記憶部に当該優先順位の順番に記憶させる優先順位付与部と、前記優先順位付与部によって、前記優先順位が付与されたアクセス要求が前記アクセス要求記憶部に新たに記憶される場合、当該新たに記憶されるアクセス要求の優先順位に基づいて、前記アクセス要求記憶部により既に記憶されているアクセス要求の優先順位を動的に変化させる優先順位変更部と、前記複数のアクセス要求を、前記アクセス要求記憶部に記憶されている順に、前記機能回路部へ送信するアクセス要求送信部とを備えることを特徴とするアクセス調停回路。

IPC (2件)：

G06F 13/362 , G06F 12/00

FI (2件)：

G06F13/362 510E , G06F12/00 571B

Fターム (3件)：

5B060CD04 , 5B061BA01 , 5B061BB08

引用特許：

出願人引用 (1件)

共有バス調停機構
公報種別：公開公報出願番号：特願平4-292835 出願人：日本電気株式会社

前のページに戻る