特許
J-GLOBAL ID：200903032279003084
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-133389
公開番号（公開出願番号）：特開平11-330262
出願日： 1998年05月15日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】 トランジスタの信頼性を向上させるとともに、異物の発生を防止して歩留まりを向上させることのできる半導体装置の製造方法を提供する。【解決手段】 シリコン基板3の表面上に第1のゲート酸化膜1aが形成される。第1のゲート酸化膜1a上に第1の多結晶シリコン膜4aが形成され、その側面がテーパ形状となるようにパターニングされる。そして第1の多結晶シリコン膜4aから露出したシリコン酸化膜1aが除去された後、熱酸化により第1のシリコン酸化膜1aと異なる膜厚を有する第2のシリコン酸化膜1bが形成される。これによりデュアルゲートオキサイドが製造される。
請求項（抜粋）：
異なる膜厚のゲート絶縁層を有する半導体装置の製造方法であって、半導体基板の主表面上に第1のゲート絶縁層を形成する工程と、前記第1のゲート絶縁層上に保護層を形成する工程と、前記第1のゲート絶縁層の一部表面が露出するように前記保護層をパターニングし、パターニングされた前記保護層の側面を、下方に向かうにつれて側方に張り出す傾斜面とする工程と、前記保護層から露出した部分の前記第1のゲート絶縁層を、前記第1のゲート絶縁層と異なる膜厚の第2のゲート絶縁層とする工程とを備えた、半導体装置の製造方法。
IPC (2件)：
H01L 21/8234
, H01L 27/088
