特許

J-GLOBAL ID：200903032285117121

同期式入力回路および半導体集積回路

発明者： 武藤 隆 ,  会田 辰洋 ,  高橋 敏郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2000-047609
公開番号（公開出願番号）：特開2001-236153
出願日： 2000年02月24日
公開日（公表日）： 2001年08月31日
要約：

【要約】【課題】 複数の信号規格に対応できる同期式入力回路ならびに複数のI/Oインターフェース規格に対応できる半導体集積回路を提供することにある。【解決手段】 適合する信号の振幅レベルが異なる複数のマスターラッチ11A,11Bと、印加された参照電圧Vrefの電圧レベルを判別する判別回路14と、判別手段の判別結果に基づいてマスターラッチを選択する選択手段(クロック同期回路16)とを設け、選択されたマスターラッチの出力信号を後段の回路に供給するように同期式入力回路を構成する。また、このような同期式入力回路を半導体集積回路のI/Oセルの入力回路として組み込む。

請求項（抜粋）：

入力端子より入力された信号と参照電圧とを比較してハイレベル又はローレベルの判別をしてラッチし、後段の回路へ供給する同期式入力回路において、適合する入力信号の振幅レベルが異なる複数のマスタラッチと、これらマスタラッチの出力信号の中から後段の回路へ伝達させる信号を選択する選択手段とを備えたことを特徴とする同期式入力回路。

IPC (4件)：

G06F 3/00 ,  H03K 3/3562 ,  H03K 19/0175 ,  H03K 19/096

FI (4件)：

G06F 3/00 L ,  H03K 19/096 A ,  H03K 3/356 C ,  H03K 19/00 101 K

Fターム (22件)：

5J034AB00 ,  5J034CB01 ,  5J034DB08 ,  5J056AA01 ,  5J056AA11 ,  5J056AA19 ,  5J056AA29 ,  5J056AA39 ,  5J056BB00 ,  5J056BB58 ,  5J056CC00 ,  5J056CC02 ,  5J056CC14 ,  5J056DD13 ,  5J056DD28 ,  5J056EE07 ,  5J056FF01 ,  5J056FF06 ,  5J056FF07 ,  5J056FF08 ,  5J056KK01 ,  5J056KK03