特許
J-GLOBAL ID：200903032294663694
半導体パッケージ
発明者：
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-092379
公開番号（公開出願番号）：特開平7-302858
出願日： 1994年04月28日
公開日（公表日）： 1995年11月14日
要約：
【要約】【目的】 低コスト化およびコンパクト化が可能で、かつ高信頼性を保証し得る半導体パッケージの提供を目的とする。【構成】 一主面に接続部6aを含む配線回路6bを備えた基板6と、前記基板6の接続部6aに入出力端子9aを対応させてフェースダウン型に実装された半導体チップ9と、前記基板6の他主面側に導出・露出された平面型の外部接続用端子8群と、前記外部接続用端子8ごとに直上に設けられたスルホール7を介して前記配線回路6bに電気的に接続するスルホール接続部とを具備して成ることを特徴とする。本発明に係る第2の半導体パッケージは、一主面に接続部6aを含む配線回路6bを備えた基板6と、前記基板6の一主面に接続部6aおよび入出力端子9aを対応させてフェースダウン型に実装された半導体チップ9と、前記基板6の他主面側に定ピッチの格子状に導出・露出された平面型の外部接続用端子8群と、前記外部接続用端子8ごとに直上に設けられたスルホール7を介して前記配線回路6bに電気的に接続するスルホール接続部とを具備して成ることを特徴とする。
請求項（抜粋）：
一主面に接続部を含む配線回路を備えた基板と、前記基板の接続部に入出力端子を対応させてフェースダウン型に実装された半導体チップと、前記基板の他主面側に導出・露出された平面型の外部接続用端子群と、前記外部接続用端子ごとに直上に設けられたスルホールを介して前記配線回路に電気的に接続するスルホール接続部とを具備して成ることを特徴とする半導体パッケージ。
IPC (2件)：
引用特許：
前のページに戻る
