特許
J-GLOBAL ID：200903032303940132
半導体装置の製造方法及び製造装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
吉武 賢次 (外6名)
公報種別：再公表公報
出願番号（国際出願番号）：JP2000003544
公開番号（公開出願番号）：WO2000-074128
出願日： 2000年06月01日
公開日（公表日）： 2000年12月07日
要約：
【要約】この発明は、ダマシンプロセスを利用した半導体装置への配線の埋め込み工程において絶縁膜の誘電率を上げず且つ製造工程の簡略化を達成することを課題とし、ダマシンプロセスにおける金属層へ保護膜を形成する工程で、研磨された基板上に付着しているパーティクルを除去するための洗浄ユニットと、パーティクルが除去された基板上の金属層に付着する有機物質例えばベンゾトリアゾール溶液を接触させるための処理ユニットと、を組み合わせたもので、処理ユニットと洗浄ユニットとの組み合わせは、バッチ式、枚葉式の夫々の装置を用いることが可能である。
請求項（抜粋）：
基板表面上の第1の絶縁膜に第1の凹部を形成する工程と、 この第1の凹部に金属拡散防止用のバリア層を介して配線用の金属を埋め込む工程と、 前記基板を研磨して前記第1の凹部よりも上方側の金属を除去して前記第1の凹部内に第1の金属層を残す工程と、 前記基板表面を、前記金属層に付着する物質の溶液に接触させ、前記第1の金属層の表面に前記物質からなる金属拡散防止用の保護膜を形成する工程と、 前記基板表面に第2の絶縁膜を形成する工程と、 この第2の絶縁膜における前記第1の金属層の上方領域に第2の凹部を形成する工程と、 前記第1の金属層に接続される配線用の第2の金属層をバリア層を介して前記第2の凹部に埋め込む工程と、を備えたことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/768
, H01L 21/304 647
, H01L 21/3205
H01L 21/90 A
, H01L 21/304 647 A
, H01L 21/88 J
