半導体素子の製造方法

発明者： , , ,
出願人/特許権者：
代理人 (2件)：柳田征史 , 佐久間剛
公報種別：公開公報
出願番号（国際出願番号）：特願2008-143253
公開番号（公開出願番号）：特開2009-290111
出願日： 2008年05月30日
公開日（公表日）： 2009年12月10日
要約：

【課題】ZnO膜を活性層に用いた半導体素子において、低温プロセスを用いて半導体素子としての特性を向上させる。【解決手段】ZnO膜40を活性層に用いた半導体素子の活性層形成過程において、ZnO膜40に対して紫外光のパルスレーザによってレーザアニールL1を行い低抵抗化し、このとき過度に低抵抗化したZnO膜40のチャネル部の比抵抗値を酸化処理によって103Ω・cm以上にまで上げる。【選択図】図1

請求項（抜粋）：

ゲート電極と半導体活性層との間にゲート絶縁層を挟んでなる構造体が基板上に設けられ、該半導体活性層に接続するソース電極およびドレイン電極が形成されてなる半導体素子の製造方法において、前記半導体活性層を形成する工程として、前記ゲート絶縁膜または前記基板の上にZnO膜を作製する第1の工程と、該ZnO膜の略全体に紫外光のパルスレーザを照射して、該パルスレーザを照射した領域における該ZnO膜の比抵抗値を102Ω・cm以下に変化させる第2の工程と、その後、前記パルスレーザを照射した領域のうち、活性層を含む領域に酸化処理を施し、該酸化処理を施した領域における前記半導体活性層の比抵抗値を103Ω・cm以上に変化させる第3の工程とを順次実施することを特徴とする半導体素子の製造方法。

IPC (3件)：

H01L 29/786 , H01L 21/336 , H01L 21/20

FI (4件)：

H01L29/78 618B , H01L29/78 618A , H01L21/20 , H01L29/78 627G

Fターム (58件)：

5F110AA17 , 5F110BB01 , 5F110CC01 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110EE02 , 5F110EE03 , 5F110EE07 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF23 , 5F110GG01 , 5F110GG06 , 5F110GG13 , 5F110GG24 , 5F110GG42 , 5F110GG43 , 5F110GG44 , 5F110GG58 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK07 , 5F110NN02 , 5F110NN04 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110PP03 , 5F110PP04 , 5F152BB02 , 5F152BB03 , 5F152CC02 , 5F152CC04 , 5F152CC08 , 5F152CC09 , 5F152CD13 , 5F152CD14 , 5F152CD15 , 5F152CD16 , 5F152CD17 , 5F152CD24 , 5F152CE08 , 5F152CE12 , 5F152CE16 , 5F152CE24 , 5F152CE28 , 5F152FF03 , 5F152FF11 , 5F152FF20 , 5F152FF21 , 5F152FF43 , 5F152FG04 , 5F152FG18 , 5F152FH02

引用特許：

出願人引用 (1件)

半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
公報種別：公開公報出願番号：特願2005-334502 出願人：出光興産株式会社

前のページに戻る