特許

J-GLOBAL ID：200903032316232757

半導体基板の製造方法および半導体基板

発明者： 湯浅 光博
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-207870
公開番号（公開出願番号）：特開2003-023141
出願日： 2001年07月09日
公開日（公表日）： 2003年01月24日
要約：

【要約】【課題】 十分な平坦度を有する半導体基板の製造方法および半導体基板を提供する。【解決手段】 半導体基板を製造する材料として、Si基板上にBOX層としてのSiO2膜14およびSi膜16を有するSOI基板を用いる。グラインダを用いてSi基板の大部分を研磨し(Si基板研磨工程)、引き続き、Si基板をエッチングする(Si基板エッチング工程)。エッチングの選択比により、SiO2膜14を残してSi基板の残部のみが除去され、裏面側となるSiO2膜14が露出した半導体基板26を得る。

請求項（抜粋）：

半導体素子が形成されたSi膜およびSiO2膜からなる膜がSi基板上に設けられたSOI基板の該Si基板の大部分を研磨して除去するSi基板研磨工程と、エッチングにより該Si基板の残部を除去して該SiO2膜を露出させるSi基板エッチング工程とを有することを特徴とする半導体基板の製造方法。

IPC (2件)：

H01L 27/12 ,  H01L 21/3065

FI (2件)：

H01L 27/12 B ,  H01L 21/302 L

Fターム (7件)：

5F004AA06 ,  5F004AA11 ,  5F004DA01 ,  5F004DA04 ,  5F004DA18 ,  5F004DB01 ,  5F004DB03