特許
J-GLOBAL ID：200903032343857459
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-214835
公開番号（公開出願番号）：特開平11-067764
出願日： 1997年08月08日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】半導体チップ端部の下層配線上に残存SOG膜が形成されるのを防止し、高い信頼性と高い歩留まりを有する半導体装置を提供する。【解決手段】半導体チップの最も外部に位置しスクライブ領域に沿って配設される第1の下層配線が分断されて複数の配線に分割され、この複数に分割された配線は絶縁膜を介して配線下部に形成された導電体材を通して電気接続される。さらに、第1の下層配線と同一の層に第2の下層配線が配設され、この第2の下層配線の端部は第1の下層配線の上記の分断領域に面して形成され、この端部近傍に位置するところにスルーホールが設けられて上層配線が接続される。
請求項（抜粋）：
半導体チップの最も外部に位置しスクライブ領域に沿って配設される第1の下層配線が分断されて一定の離間距離を有する複数の配線に分割され、前記複数に分割された配線が絶縁膜を介して配線下部に形成された導電体材を通して電気接続されていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/3205
, H01L 21/768
H01L 21/88 B
, H01L 21/90 A
