特許

J-GLOBAL ID：200903032361220140

半導体装置およびその製造方法

発明者： 平野 智之 ,  的場 義久
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平11-171167
公開番号（公開出願番号）：特開2001-007301
出願日： 1999年06月17日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 キャパシタンスの最小値Cmin と最大値Cmax との比C ́を増加させ、半球状のグレインの形成におけるボールドディフェクトの発生を抑制し、電気的に信頼性の高いキャパシタを有する半導体装置およびその製造方法を提供する。【解決手段】 所定の半導体製造プロセスを経た半導体基板1上に、キャパシタ電極形成用の開口を有するシリンダコア膜を形成した後、ノンドープの第1の非晶質Si膜9a、不純物を含む第2の非晶質Si膜9bおよびノンドープの第3の非晶質Si膜9cを順次形成して、非晶質Si膜9を形成する。開口の内部以外の部分の非晶質Si膜9およびシリンダコア膜を順次除去して、半導体基板1上に断面がU字型をしたシリンダ形状のキャパシタ電極を残す。SiH4 ガスやSi2 H6 ガスを供給して非晶質Si膜9の露出面にグレインの核を形成した後、熱処理を行って、表面にHSG-Si10を形成する。

請求項（抜粋）：

キャパシタを有する半導体装置の製造方法において、基板上にノンドープの第1の非晶質半導体膜を形成する工程と、上記第1の非晶質半導体膜上に、不純物を含む第2の非晶質半導体膜を形成する工程と、上記第2の非晶質半導体膜上に、ノンドープの第3の非晶質半導体膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/205 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/10 621 C ,  H01L 21/205 ,  H01L 27/04 C

Fターム (39件)：

5F038AC05 ,  5F038AC09 ,  5F038DF05 ,  5F038EZ20 ,  5F045AA06 ,  5F045AB03 ,  5F045AB04 ,  5F045AB32 ,  5F045AB33 ,  5F045AC01 ,  5F045AC07 ,  5F045AD08 ,  5F045AD09 ,  5F045AE21 ,  5F045AF03 ,  5F045CB05 ,  5F045DA52 ,  5F045DA62 ,  5F045GH10 ,  5F045HA13 ,  5F045HA14 ,  5F045HA16 ,  5F045HA22 ,  5F083AD24 ,  5F083AD62 ,  5F083GA27 ,  5F083GA30 ,  5F083JA32 ,  5F083JA33 ,  5F083JA47 ,  5F083JA56 ,  5F083MA06 ,  5F083MA18 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR21 ,  5F083PR39 ,  5F083PR40