特許

J-GLOBAL ID：200903032367178471

キャパシタ、半導体記憶装置およびその製造方法

発明者： 伊藤 康幸
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-397496
公開番号（公開出願番号）：特開2003-197772
出願日： 2001年12月27日
公開日（公表日）： 2003年07月11日
要約：

【要約】【課題】導電性プラグとキャパシタの下部電極との反応および拡散を防止でき、良好なコンタクト特性を持つ電極構造のキャパシタ、半導体記憶装置、およびその製造方法を提供する。【解決手段】第1の電極膜と、第2の電極膜と、前記第1および第2の電極膜に挟まれた誘電体薄膜とを有し、前記第1の電極膜は、拡散防止層と、高融点金属のホウ化物層とを含み、前記第1の電極膜は、前記誘電体膜側から拡散防止層と、高融点金属のホウ化物層とを順次に積層して形成され、前記高融点金属のホウ化物層は導電性を有し、また、シリコンに対するバリア性を有する。

請求項（抜粋）：

第1の電極膜と、第2の電極膜と、前記第1および第2の電極膜に挟まれた誘電体薄膜とを有し、前記第1の電極膜は、拡散防止層と、高融点金属のホウ化物層とを含むキャパシタ。

IPC (3件)：

H01L 21/8242 ,  H01L 27/105 ,  H01L 27/108

FI (3件)：

H01L 27/10 621 Z ,  H01L 27/10 444 B ,  H01L 27/10 651

Fターム (18件)：

5F083AD21 ,  5F083FR02 ,  5F083GA25 ,  5F083JA05 ,  5F083JA06 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083NA08 ,  5F083PR34