特許

J-GLOBAL ID：200903032378124810

不揮発性半導体記憶装置、不揮発性半導体記憶装置の書き込み方法及び不揮発性半導体記憶装置の消去方法

発明者： 小林 清輝
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-276420
公開番号（公開出願番号）：特開2003-086717
出願日： 2001年09月12日
公開日（公表日）： 2003年03月20日
要約：

【要約】【課題】 書き込み時間の短縮化及び消去時の動作電圧の絶対値の低減を図った不揮発性半導体記憶装置を得る。【解決手段】 (a) P型シリコン基板1を接地レベルに設定し、(b) コントロールゲート109を高電圧Vp1に設定し、(c) 全アクセスゲート7aが共通に接続されるアクセスゲート線に0Vを付与して全てのアクセスゲート7a(n-4)〜アクセスゲート7a(n+3)を0Vに設定する。その後、メモリトランジスタMT(n)の閾値電圧を書き込み状態に設定する場合、上記ステップ(a) 〜(c) に続くステップ(d) としてN+拡散領域5(n)を0Vに設定することにより、隣接するメモリトランジスタの書き込み内容の影響を受けることなく、メモリトランジスタMT(n)のフローティングゲート3a(n)に電子がトンネル注入され、高閾値電圧Vthpに設定される。

請求項（抜粋）：

少なくとも表面が第1の導電型の半導体基板と、前記半導体基板の表面上に絶縁膜を介して形成される複数のフローティングゲート及び複数のアクセスゲートとを備え、前記複数のフローティングゲート及び複数のアクセスゲートは絶縁膜を介しながら交互に隣接して形成され、前記半導体基板の表面内に選択的に形成された第2の導電型の複数の拡散領域をさらに備え、前記複数の拡散領域はそれぞれ前記複数のフローティングゲート及びアクセスゲートのうち対応する一のフローティングゲート及びアクセスゲートの下方に跨って形成され、前記複数のフローティングゲート及び前記複数のアクセスゲート上に絶縁膜を介して形成されるコントロールゲートをさらに備え、前記コントロールゲートと、前記複数の拡散領域のうち隣接する一対の拡散領域と、前記複数のフローティングゲートのうち前記一対の拡散領域の一方の拡散領域上に形成される一単位フローティングゲートと、前記複数のアクセスゲートのうち前記一対の拡散領域の他方の拡散領域上に形成される一単位アクセスゲートとにより一単位のメモリトランジスタが構成され、前記複数のアクセスゲート共通に電気的に接続されるアクセスゲート線をさらに備える、不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (27件)：

5F083EP14 ,  5F083EP22 ,  5F083EP30 ,  5F083EP42 ,  5F083EP55 ,  5F083EP77 ,  5F083ER03 ,  5F083ER14 ,  5F083ER22 ,  5F083ER30 ,  5F083GA01 ,  5F083JA04 ,  5F083KA08 ,  5F083PR37 ,  5F101BA03 ,  5F101BA29 ,  5F101BA36 ,  5F101BB02 ,  5F101BB20 ,  5F101BC01 ,  5F101BD02 ,  5F101BD22 ,  5F101BD33 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BH09