特許
J-GLOBAL ID：200903032389454596
半導体装置の接続部の形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
長谷川 和音
公報種別：公開公報
出願番号（国際出願番号）：特願平7-040309
公開番号（公開出願番号）：特開平8-236474
出願日： 1995年02月28日
公開日（公表日）： 1996年09月13日
要約：
【要約】【目的】隣り合うトランジスタとの間でのリーク電流の発生を防止し、回路動作が安定な半導体装置を提供する半導体装置の接続部の製造方法を提供する。【構成】層間絶縁層21の表面上にフォトレジスト材22を塗布し、次いで、露光及び現像し、ソース不純物拡散領域13の上方に位置し且つ素子分離領域12の少なくとも一部の上に及ぶコンタクトホール開口部24が形成されたレジストパターン23を形成する。シリコン基板11に対し、シリコン酸化物のエッチングレートがP-SiNのエッチングレートよりも高くなるような条件下でエッチングを行い、コンタクトホール開口部24に対応するコンタクトホール25を形成する。次に、シリコン基板11に対して、P-SiNのエッチングレートがシリコン酸化物のエッチングレートよりも高くなるような条件下でエッチングを行い、コンタクホール25内に露出したP-SiN膜20を除去する。
請求項（抜粋）：
半導体基板の主面に形成された素子分離領域、前記素子分離領域により規定された素子形成領域内に所定の間隔をおいて形成されたソース不純物拡散領域およびドレイン不純物拡散領域、並びに、前記ソース不純物拡散領域およびドレイン不純物拡散領域の間にゲート酸化膜を介して形成されたゲート電極を含む前記半導体基板の主面上にバリア層を形成する工程、前記バリア層の表面上に表面が実質的に平坦な層間絶縁層を形成する工程、前記層間絶縁層の表面上にフォトレジスト材を塗布し、次いで、露光および現像して、前記ソース不純物拡散領域または前記ドレイン不純物拡散領域の少なくとも一方の上方に位置し且つ前記素子分離領域の少なくとも一部の上に及ぶ開口部が形成されたレジストパターンを形成する工程、前記半導体基板に対して、前記層間絶縁層のエッチングレートが前記バリア層のエッチングレートよりも高くなるような条件下でエッチングを行い、前記レジストパターンに形成された開口部に対応する孔を前記層間絶縁層に形成する第1エッチング工程、前記半導体基板に対して、前記バリア層のエッチングレートが前記素子分離領域のエッチングレートよりも高くなるような条件下でエッチングを行い、前記孔内に露出した前記バリア層を除去する第2エッチング工程、および、上部配線層を前記層間絶縁層の表面上に前記孔を介して前記ソース不純物拡散領域または前記ドレイン不純物拡散領域の少なくとも一方と電気的に接続するように形成する工程を具備することを特徴とする半導体装置の接続部の形成方法。
IPC (2件)：
FI (2件)：
H01L 21/28 L
, H01L 21/90 C
