半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-073111
公開番号（公開出願番号）：特開平8-272463
出願日： 1995年03月30日
公開日（公表日）： 1996年10月18日
要約：

【要約】【目的】論理回路に併せて発振回路を内蔵する半導体集積回路の電圧変動を抑制するとともに、消費電流の低減化を図る。【構成】本発明は、発振回路3と、論理回路4と、電池5と、電池5の出力電圧VDDが印加されて、論理回路4に供給される電源電圧VDD1 を生成して出力するレギュレータ(1)1と、同じく電池5の出力電圧VDDが印加されて、発振回路4に供給される電源電圧VDD2 を生成して出力するレギュレータ(2)2とを備えて構成される。レギュレータ(1)1より論理回路4に対して供給される電源電圧VDD1 、およびレギュレータ(2)2より発振回路3に供給される電源電圧VDD2 は、それぞれ個別に安定化されて、対応する論理回路4および発振回路3に供給される。

請求項（抜粋）：

論理回路に併せて発振回路を内蔵する半導体集積回路において、所定の電圧供給源より出力される電圧を入力して、前記論理回路に対する電源電圧を生成して当該論理回路に供給する第1の定電圧出力手段と、前記電圧供給源より出力される電圧を入力して、前記発振回路に対する電源電圧を生成して当該発振回路に供給する第2の定電圧出力手段と、を少なくとも備えて構成されることを特徴とする半導体集積回路。

IPC (2件)：

G05F 1/56 310 , H03B 1/00

FI (2件)：

G05F 1/56 310 X , H03B 1/00 Z

引用特許：

審査官引用 (6件)

特開昭59-043421
特開昭56-044916
特開昭56-044916

全件表示

前のページに戻る