特許
J-GLOBAL ID：200903032411030401
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
綿貫 隆夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-375255
公開番号（公開出願番号）：特開2003-179200
出願日： 2001年12月10日
公開日（公表日）： 2003年06月27日
要約：
【要約】【課題】 積み重ねて接合する半導体素子の離間間隔を容易に確保して半導体素子を回路基板等に搭載可能とし、信頼性の高い半導体装置として提供する。【解決手段】 半導体素子14、16をスペーサを介して積み重ね、各々の半導体素子14、16の電極端子と回路基板18等のボンディング部20とをワイヤボンディングして電気的に接続した半導体装置において、前記スペーサが、積み重ねて接合されている半導体素子14の接合面に、ペーストを散点状に塗布して硬化させたバンプ30によって形成され、前記半導体素子14、16の接合面間にペースト32が充填されて半導体素子14、16が一体に接合されている。
請求項（抜粋）：
半導体素子をスペーサを介して積み重ね、各々の半導体素子の電極端子と回路基板等のボンディング部とをワイヤボンディングして電気的に接続した半導体装置において、前記スペーサが、積み重ねて接合されている半導体素子の接合面に、ペーストを散点状に塗布して硬化させたバンプによって形成され、前記半導体素子の接合面間にペーストが充填されて半導体素子が一体に接合されていることを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
