特許

J-GLOBAL ID：200903032432213840

不揮発性半導体記憶装置

発明者： 鶴田 孝弘 ,  細金 明
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-141400
公開番号（公開出願番号）：特開2000-331491
出願日： 1999年05月21日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 多値データの読出し・書込みにかかる時間を少なくする。【解決手段】 ワード線WLに読出電圧が供給されたときにセンスラッチ回路群7により読み出されたデータがそれぞれデータラッチ回路群8〜10にラッチされる。これらのデータは、読出データ変換回路13へ伝送され、2ビットデータに変換される。このように、ビット線BLやメモリセルアレイ1内のトランジスタを使った演算処理を行う必要がないため、読出時間を高速化することができ、消費電力を低減できる。

請求項（抜粋）：

行および列に配置され、各々がn(nは2以上の整数)ビットのデータをストアする複数のメモリセルを有するメモリセルアレイと、行に配置され、各々が対応する行に配置されたメモリセルのコントロールゲートに接続された複数のワード線と、列に配置され、各々が対応する列に配置されたメモリセルのドレインに接続された複数のビット線対と、読み出し時に(2n-1)種類の読出電圧を前記ワード線に選択的に供給するワード線ドライバと、前記複数のビット線対のデータをラッチするセンスラッチ回路群と、各々が前記ワード線ドライバが前記(2n-1)種類の読出電圧のうち対応する1つを前記ワード線に供給したとき前記センスラッチ回路群にラッチされたデータをラッチする(2n-1)個のデータラッチ回路群と、前記データラッチ回路群にラッチされたデータを前記nビットのデータに変換して読出す読出データ変換回路とを備える、不揮発性半導体記憶装置。

IPC (2件)：

G11C 16/06 ,  G11C 16/02

FI (5件)：

G11C 17/00 634 G ,  G11C 17/00 611 E ,  G11C 17/00 633 D ,  G11C 17/00 634 Z ,  G11C 17/00 641

Fターム (10件)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD00 ,  5B025AD03 ,  5B025AD04 ,  5B025AD06 ,  5B025AE00 ,  5B025AE05 ,  5B025AE08