特許

J-GLOBAL ID：200903032452914950

半導体装置およびその製造方法

発明者： 山岸 万千雄
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-322735
公開番号（公開出願番号）：特開平10-163477
出願日： 1996年12月03日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 ソース・ドレインのコンタクトホールと素子分離領域領域間に、パターンの合わせ精度に相当する間隔を取らない、高集積化した半導体装置およびその製造方法を提供する。【解決手段】 MOSトランジスタ部1のソース・ドレイン部3のLDD層17より、選択エピタキシャル結晶成長を行って、選択エピタキシャル層31をLDD層17に隣接した素子分離領域12上にまで張り出させ、この張り出した素子分離領域12上の選択エピタキシャル層31の幅を、パターンの合わせ精度の寸法に略等しくする。【効果】 高集積化した半導体装置の作製が可能となる。

請求項（抜粋）：

MOSトランジスタを構成素子として含む、高集積化した半導体装置において、前記MOSトランジスタのソース・ドレイン部のLDD層より、前記LDD層に隣接した素子分離領域上に、所定の幅張り出した選択エピタキシャル層を有することを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

引用特許：

審査官引用 (2件)

• 特開平1-270272
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-357942   出願人：株式会社東芝