特許

J-GLOBAL ID：200903032454998604

保護回路

発明者： 石 井 哲 夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-335672
公開番号（公開出願番号）：特開平10-173136
出願日： 1996年12月16日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】 従来は保護回路として素子の入力側にダイオードを付加しており、素子の特性に悪影響を与え、またダイオードが破壊された場合に回路が動作不能になっていた。【解決手段】 FET10のゲートに入力端子1、ソースに出力端子2が接続されたバイアス回路において、入力端子1と接地端子との間にダイオード5及びインダクタンス32が直列に接続されており、入力端子1から入力された信号のうちRF周波数成分はFET10のゲートに入力され、サージ周波数成分はダイオード5、インダクタンス32を介して接地端子へ流れ、FET10の特性に影響を与えることなくサージ電圧から保護することができる。

請求項（抜粋）：

高周波信号を処理する回路の入力端子と接地端子との間に接続された保護回路であって、前記保護回路は、前記入力端子から入力された信号のうち、高周波信号成分を前記回路に通して前記接地端子には通さず、サージ周波数成分を前記回路に通さず前記接地端子に通すことを特徴とする保護回路。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 23/62 ,  H01L 21/338 ,  H01L 29/812 ,  H03F 1/52

FI (5件)：

H01L 27/04 H ,  H03F 1/52 ,  H01L 23/56 A ,  H01L 27/04 L ,  H01L 29/80 P