コンピュータメモリ保護方式の拡張機構

発明者： ,
出願人/特許権者：
代理人 (4件)：浅村皓 , 浅村肇 , 清水邦明 , 林鉐三
公報種別：公表公報
出願番号（国際出願番号）：特願2002-578154
公開番号（公開出願番号）：特表2004-527044
出願日： 2002年03月08日
公開日（公表日）： 2004年09月02日
要約：

中央処理装置(CPU)内の既存のアドレス変換バッファーが同時にレガシーオペレーティングシステムソフトウェアとのコンパチビリティを保存しながら提供することができるものを越えて、CPUが仮想メモリに与えられる保護方式を拡張できるようにする装置および方法が提供される。この装置はアドレス変換バッファー(TLB)および拡張保護論理を含んでいる。アドレス変換バッファー(TLB)は複数のTLBエントリを格納し、その各々がフラグフィールドおよび拡張フラグフィールドを有する。拡張保護論理はTLBに接続されている。拡張保護論理はフラグフィールドに従ったレガシーアクセス制約を指定し、かつ拡張フラグフィールドと結合したフラグフィールドに従った拡張アクセス制約を指定する。レガシーアクセス制約の仕様はレガシー仮想ページアクセス保護プロトコルとのコンパチビリティを保存する。

請求項（抜粋）：

仮想メモリページに対する拡張アクセス制約を規定する装置であって、前記装置は、複数のアドレス変換バッファー(TLB)エントリを格納するように構成されたアドレス変換バッファー(TLB)であって、前記複数のTLBエントリの各々がフラグフィールドおよび拡張フラグフィールドを有するアドレス変換バッファー(TLB)と、前記TLBに接続され、前記フラグフィールドに従ったレガシーアクセス制約を指定するように構成され、かつ前記拡張フラグフィールドと結合した前記フラグフィールドに従った拡張アクセス制約を指定するように構成された拡張保護論理であって、前記レガシーアクセス制約の仕様はレガシー仮想ページアクセスプロトコルとのコンパチビリティを保存する拡張保護論理と、を含む装置。

IPC (2件)：

G06F12/10 , G06F12/14

FI (4件)：

G06F12/10 541 , G06F12/10 501Z , G06F12/14 310A , G06F12/14 310K

Fターム (8件)：

5B005JJ01 , 5B005MM51 , 5B005RR02 , 5B005RR04 , 5B017BA04 , 5B017BA06 , 5B017BB03 , 5B017CA01

引用特許：

審査官引用 (14件)

特開平2-238534
特開平2-238534
キャッシュメモリシステム
公報種別：公開公報出願番号：特願平4-285946 出願人：富士通株式会社

全件表示

前のページに戻る