特許

J-GLOBAL ID：200903032470292452

半導体装置の製造方法

発明者： 篠 智彰
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-184644
公開番号（公開出願番号）：特開2001-015520
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：

【要約】 (修正有)【課題】 ベース抵抗が低減されカットオフ周波数の改善されたSOI基板上に形成されたラテラルバイポーラトランジスタを再現性よく製造する方法。【解決手段】 第一の絶縁膜上に半導体層を形成し、半導体層にエミッタ領域、内部ベース領域3、コレクタ領域、ベース引き出し領域、及び内部ベース領域とベース引き出し領域を接続する外部ベース領域7を有する半導体装置の製造方法であって、半導体層の第一の領域を開口する第一のマスクを形成する工程と、第一の領域に第一導電型の不純物を導入し、第一のマスクの端部に沿って、第一のマスクの下の半導体層に不純物層を形成する工程と、第一の領域と交差する第二のマスクを形成する工程と、第一のマスク及び第二のマスクを用いて第一導電型の不純物を導入することによって、不純物層中に不純物層より高濃度の一対の外部ベース領域7と一対の外部ベース領域7間に内部ベース領域3を形成する工程を備える。

請求項（抜粋）：

第一の絶縁膜上に半導体層を形成し、前記半導体層にエミッタ領域、内部ベース領域、コレクタ領域、ベース引き出し領域、及び前記内部ベース領域とベース引き出し領域を接続する外部ベース領域を有する半導体装置の製造方法であって、前記半導体層の第一の領域を開口する第一のマスクを形成する工程と、前記第一の領域に第一導電型の不純物を導入することによって、前記第一のマスクの端部に沿って、前記第一のマスクの下の半導体層に不純物層を形成する工程と、前記第一の領域と交差する第二のマスクを形成する工程と、前記第一のマスク及び前記第二のマスクを用いて第一導電型の不純物を導入することによって、前記不純物層中に前記不純物層より高濃度の一対の前記外部ベース領域と前記一対の外部ベース領域間に前記内部ベース領域を形成する工程を備えることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/331 ,  H01L 29/73

Fターム (26件)：

5F003AP00 ,  5F003AP01 ,  5F003AP05 ,  5F003AZ03 ,  5F003BA96 ,  5F003BB05 ,  5F003BB06 ,  5F003BB08 ,  5F003BB90 ,  5F003BC05 ,  5F003BE07 ,  5F003BE08 ,  5F003BF90 ,  5F003BH01 ,  5F003BH06 ,  5F003BH07 ,  5F003BM01 ,  5F003BN01 ,  5F003BP05 ,  5F003BP06 ,  5F003BP22 ,  5F003BP25 ,  5F003BP41 ,  5F003BP93 ,  5F003BS07 ,  5F003BZ02