特許
J-GLOBAL ID：200903032473702260
入出力保護装置
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-338423
公開番号（公開出願番号）：特開平6-188377
出願日： 1992年12月18日
公開日（公表日）： 1994年07月08日
要約：
【要約】【目的】 従来の標準的な製造プロセスで製造でき、オープンドレイン出力の保護回路や、異電源電圧間の入力信号インタフェース等に適用できる入出力保護装置を提供する。【構成】 MOS型半導体集積回路装置の外部入出力端子6と電源端子間5に、外部電位に未接続のウェル3をベースとする寄生のラテラルバイポーラトランジスタまたは、外部電位に未接続のウェルを基板とする厚膜のMOSトランジスタを付加した入出力保護回路構造をとることにより、十分なサージ耐圧を得ることができ、かつ、この構造の保護素子を付加した側の電源電位レベルを超える信号レベルでの外部との信号インタフェースをとることのできる入出力保護装置。従来の標準的な製造プロセスで製造でき、オープンドレイン出力の保護回路や、異電源電圧間(例えば、5V-3V)の入力信号インタフェース等に適用できる。
請求項（抜粋）：
一導電型の半導体基板と、該半導体基板表面に形成された前記一導電型と反対導電型のウェルと、該ウェル表面に互いに対向するように形成された複数の一導電型の高濃度拡散領域とからなる半導体集積回路装置の入出力保護装置であって、前記複数の高濃度拡散領域のうち、少なくとも一つの高濃度拡散領域は外部入出力端子に接続され、これに対抗する少なくとも一つの高濃度拡散領域は電源電位端子に接続され、かつ、前記ウエルには外部電位が与えられていないことを特徴とする入出力保護装置。
IPC (2件)：
FI (2件)：
H01L 27/08 102 F
, H01L 27/06 311 C
