半導体装置のコンタクトプラグ形成方法

発明者： ,
出願人/特許権者：
代理人 (1件)：志賀正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-254322
公開番号（公開出願番号）：特開平11-150116
出願日： 1998年09月08日
公開日（公表日）： 1999年06月02日
要約：

【要約】【課題】選択的なCMP工程で層間絶縁膜の平坦度及び均一度を向上させる半導体装置のコンタクトプラグ形成方法を提供する。【解決手段】第1領域aの層間絶縁膜104の上部表面が露出されるように第2導電膜108をポリシングエッチングする段階と;第2領域bに残存する第2導電膜108をマスクとして使用して第1領域aの層間絶縁膜104をポリシングエッチングする際に、第2領域bの第2導電膜108下部の層間絶縁膜104の上部表面と並べるようにエッチングする段階と;第1及び第2領域a、bの第2導電膜108をポリシングエッチングする際に、第2領域bの第2導電膜108を完全に除去するエッチング段階と;を含むことを特徴とする。

請求項（抜粋）：

第1領域と第2領域を有する半導体基板の前記第1領域上に第1導電膜パターンを形成する段階と、前記第1導電膜パターンを含んで前記半導体基板上に層間絶縁膜を形成するが、前記第2領域に形成された層間絶縁膜が前記第1領域の割に相対的に低段差を有するように形成する段階と、前記層間絶縁膜をエッチングして第1領域の前記第1導電膜パターンの間の半導体基板乃至前記第1導電膜パターンの上部表面の一部が露出されるようにコンタクトホールを形成する段階と、前記コンタクトホールがオーバーフィルされるように前記層間絶縁膜上に第2導電膜を形成する段階と、前記第1領域の層間絶縁膜の上部表面が露出されるように前記第2導電膜をポリシングエッチングする段階と、前記第2領域に残存する第2導電膜をマスクで使用して前記第1領域の層間絶縁膜をポリシングエッチングするが、前記第2領域の前記第2導電膜下部の層間絶縁膜の上部表面と並べるようにエッチングする段階と、前記第1及び第2領域の第2導電膜をポリシングするが、前記第2領域の第2絶縁膜を完全に除去させるエッチング段階とを含むことを特徴とする半導体装置のコンタクトプラグ形成方法。

IPC (3件)：

H01L 21/3205 , H01L 21/3065 , H01L 21/768

FI (3件)：

H01L 21/88 K , H01L 21/302 L , H01L 21/90 A

前のページに戻る